Documents techniques
Spécifications
Famille logique
LVDS
Fonction logique
Driver d'horloge
Type de signal d'entrée
CML, HCSL, LVCMOS, LVDS, LVPECL
Niveau de sortie logique
LVDS
mode de fonctionnement
Differential, Single Ended
Nombre d'entrées d'horloge
2
Type de montage
CMS
Type de conditionnement
QFN EP
Nombre de broches
16
Dimensions
3 x 3 x 0.85mm
Longueur
3mm
Largeur
3mm
Taille
0.85mm
Tension d'alimentation fonctionnement maximum
3.63 V
Température de fonctionnement minimum
-40 °C
Température d'utilisation maximum
85 °C
Tension d'alimentation de fonctionnement minimum
1,71 V
Détails du produit
Tampons d'horloge, Silicon Laboratories
Prix sur demande
Each (In a Pack of 5) (hors TVA)
Standard
5
Prix sur demande
Each (In a Pack of 5) (hors TVA)
Standard
5
Les informations sur le stock sont temporairement indisponibles.
Veuillez vérifier à nouveau plus tard.
Documents techniques
Spécifications
Famille logique
LVDS
Fonction logique
Driver d'horloge
Type de signal d'entrée
CML, HCSL, LVCMOS, LVDS, LVPECL
Niveau de sortie logique
LVDS
mode de fonctionnement
Differential, Single Ended
Nombre d'entrées d'horloge
2
Type de montage
CMS
Type de conditionnement
QFN EP
Nombre de broches
16
Dimensions
3 x 3 x 0.85mm
Longueur
3mm
Largeur
3mm
Taille
0.85mm
Tension d'alimentation fonctionnement maximum
3.63 V
Température de fonctionnement minimum
-40 °C
Température d'utilisation maximum
85 °C
Tension d'alimentation de fonctionnement minimum
1,71 V
Détails du produit