Documents techniques
Spécifications
Brand
AlteraType du produit
Circuit à logique programmable complexe
Série
MAX V
Nombre de cellules macro
980
Nombre d'E/S utilisateurs
271
Délai de propagation maximum
10ns
Nombre de blocs/éléments logique
1270
Programmable in situ
Yes
Type de montage
Surface
Type de Boitier
FBGA
Tension d'alimentation minimum
1.71V
Nombre de broche
324
Température de fonctionnement minimum
0°C
Température d'utilisation maximum
85°C
Tension maximale d'alimentation
1.89V
Contrôle "Output Enable" individuel
Yes
Taille
1.25mm
Longueur
19mm
Normes/homologations
RoHS
Fréquence d'utilisation maximale
304MHz
Support de reprogrammation
Yes
Standard automobile
No
Détails du produit
Dispositif MAX V CPLD, Altera
Architecture CPLD faible consommation et non-volatile
Temps de configuration à activation instantanée (0,5 ms ou moins)
Courant de veille aussi faible que 25 μA et opération de mise hors tension/réinitialisation rapide
Temps de propagation et vitesse horloge-sortie rapides
Oscillateur interne
Les informations sur le stock sont temporairement indisponibles.
€ 21,30
€ 21,30 Each (Supplied in a Tray) (hors TVA)
Paquet de production (Plateau)
1
€ 21,30
€ 21,30 Each (Supplied in a Tray) (hors TVA)
Les informations sur le stock sont temporairement indisponibles.
Paquet de production (Plateau)
1
Documents techniques
Spécifications
Brand
AlteraType du produit
Circuit à logique programmable complexe
Série
MAX V
Nombre de cellules macro
980
Nombre d'E/S utilisateurs
271
Délai de propagation maximum
10ns
Nombre de blocs/éléments logique
1270
Programmable in situ
Yes
Type de montage
Surface
Type de Boitier
FBGA
Tension d'alimentation minimum
1.71V
Nombre de broche
324
Température de fonctionnement minimum
0°C
Température d'utilisation maximum
85°C
Tension maximale d'alimentation
1.89V
Contrôle "Output Enable" individuel
Yes
Taille
1.25mm
Longueur
19mm
Normes/homologations
RoHS
Fréquence d'utilisation maximale
304MHz
Support de reprogrammation
Yes
Standard automobile
No
Détails du produit
Dispositif MAX V CPLD, Altera
Architecture CPLD faible consommation et non-volatile
Temps de configuration à activation instantanée (0,5 ms ou moins)
Courant de veille aussi faible que 25 μA et opération de mise hors tension/réinitialisation rapide
Temps de propagation et vitesse horloge-sortie rapides
Oscillateur interne


