LVC, Buffer, Driver de ligne, 1 bits 3 états, Sans inversion TSSOP 5 broches
Documents techniques
Spécifications
Brand
NexperiaFamille logique
LVC
Fonction logique
Buffer, Driver de ligne
Interface
CI pour mémoire tampon et circuit de commande de ligne
Nombre de canaux par circuit
1
Type d'entrée
Single Ended
Type de sortie
3 State
Polarité
Sans inversion
Type de montage
CMS
Type de boîtier
TSSOP-56
Nombre de broche
5
Courant de sortie niveau haut maximum
-32mA
Tension de sortie niveau bas maximum
32mA
Délai de propagation maximum @ capacité de charge maximum
2.3 ns @ 2.7 V
Dimensions
2.25 x 1.35 x 1mm
Tension d'alimentation fonctionnement maximum
5.5 V
Tension d'alimentation de fonctionnement minimum
1.65 V
Condition de test du délai du propagation
50pF
Détails du produit
Famille 74LVC1G/74LVC2G.
Logique CMOS basse tension
Boîtier contenant une porte
Tension d'utilisation : 1,65 à 5,5 V
Compatibilité : Entrée LVTTL/TTL, Sortie LVCMOS
74LVC Family
€ 2,67
€ 0,053 Each (In a Pack of 50) (hors TVA)
50
€ 2,67
€ 0,053 Each (In a Pack of 50) (hors TVA)
Les informations sur le stock sont temporairement indisponibles.
50
Les informations sur le stock sont temporairement indisponibles.
| Quantité | Prix unitaire | Par Paquet |
|---|---|---|
| 50 - 450 | € 0,053 | € 2,67 |
| 500 - 1200 | € 0,049 | € 2,44 |
| 1250 - 2450 | € 0,045 | € 2,27 |
| 2500 - 4950 | € 0,042 | € 2,10 |
| 5000+ | € 0,039 | € 1,93 |
Documents techniques
Spécifications
Brand
NexperiaFamille logique
LVC
Fonction logique
Buffer, Driver de ligne
Interface
CI pour mémoire tampon et circuit de commande de ligne
Nombre de canaux par circuit
1
Type d'entrée
Single Ended
Type de sortie
3 State
Polarité
Sans inversion
Type de montage
CMS
Type de boîtier
TSSOP-56
Nombre de broche
5
Courant de sortie niveau haut maximum
-32mA
Tension de sortie niveau bas maximum
32mA
Délai de propagation maximum @ capacité de charge maximum
2.3 ns @ 2.7 V
Dimensions
2.25 x 1.35 x 1mm
Tension d'alimentation fonctionnement maximum
5.5 V
Tension d'alimentation de fonctionnement minimum
1.65 V
Condition de test du délai du propagation
50pF
Détails du produit
Famille 74LVC1G/74LVC2G.
Logique CMOS basse tension
Boîtier contenant une porte
Tension d'utilisation : 1,65 à 5,5 V
Compatibilité : Entrée LVTTL/TTL, Sortie LVCMOS
74LVC Family