Documents techniques
Spécifications
Brand
onsemiFamille logique
LVX
Fonction logique
Transceiver de bus
Nombre d'éléments par circuit
1
Nombre de canaux par circuit
8
Polarité
Sans inversion
Type de montage
CMS
Type de boîtier
TSSOP-56
Nombre de broche
24
Niveau d'entrée
CMOS
Niveau de sortie
CMOS
Courant de sortie niveau haut maximum
-24mA
Tension de sortie niveau bas maximum
24mA
Délai de propagation maximum @ capacité de charge maximum
8 ns@ 5 V
Température d'utilisation maximum
85 °C
Longueur
7.8mm
Tension d'alimentation fonctionnement maximum
3.6 V, 5.5 V
Largeur
4.4mm
Tension d'alimentation de fonctionnement minimum
2,7 V, 4,5 V
Température de fonctionnement minimum
-40 °C
Hauteur
0.9mm
Dimensions
7.8 x 4.4 x 0.9mm
Condition de test du délai du propagation
50pF
Détails du produit
Famille 74LVX, Fairchild Semiconductors
Logique CMOS avancée basse tension.
Tension d'utilisation +2,7 → +5,5.
Compatibilité : Entrée LVTTL/TTL, Sortie LVTTL
74LVX Family
Prix sur demande
Each (In a Pack of 5) (hors TVA)
Standard
5
Prix sur demande
Each (In a Pack of 5) (hors TVA)
Les informations sur le stock sont temporairement indisponibles.
Standard
5
Les informations sur le stock sont temporairement indisponibles.
Documents techniques
Spécifications
Brand
onsemiFamille logique
LVX
Fonction logique
Transceiver de bus
Nombre d'éléments par circuit
1
Nombre de canaux par circuit
8
Polarité
Sans inversion
Type de montage
CMS
Type de boîtier
TSSOP-56
Nombre de broche
24
Niveau d'entrée
CMOS
Niveau de sortie
CMOS
Courant de sortie niveau haut maximum
-24mA
Tension de sortie niveau bas maximum
24mA
Délai de propagation maximum @ capacité de charge maximum
8 ns@ 5 V
Température d'utilisation maximum
85 °C
Longueur
7.8mm
Tension d'alimentation fonctionnement maximum
3.6 V, 5.5 V
Largeur
4.4mm
Tension d'alimentation de fonctionnement minimum
2,7 V, 4,5 V
Température de fonctionnement minimum
-40 °C
Hauteur
0.9mm
Dimensions
7.8 x 4.4 x 0.9mm
Condition de test du délai du propagation
50pF
Détails du produit
Famille 74LVX, Fairchild Semiconductors
Logique CMOS avancée basse tension.
Tension d'utilisation +2,7 → +5,5.
Compatibilité : Entrée LVTTL/TTL, Sortie LVTTL


