Documents techniques
Spécifications
Brand
Texas InstrumentsFonction logique
AND
Type de fixation
CMS
Nombre d'éléments
4
Nombre d'entrées par porte
2
Entrée de trigger de Schmitt
No
Type de boîtier
SOIC W
Nombre de broche
14
Famille logique
LV
Tension d'alimentation de fonctionnement maximale
5.5 V
Courant de sortie niveau haut maximum
-12mA
Délai de propagation maximum @ capacité de charge maximum
12.3 ns @ 3.3 V, 17.3 ns @ 2.5 V, 7.9 ns @ 5 V
Tension d'alimentation de fonctionnement minimum
2 V
Tension de sortie niveau bas maximum
12mA
Largeur
3.91mm
Température de fonctionnement minimum
-40 °C
Condition de test du délai du propagation
50pF
Hauteur
1.58mm
Dimensions
8.65 x 3.91 x 1.58mm
Température maximum d'utilisation
85 °C
Longueur
8.65mm
Détails du produit
Famille 74LV, Texas Instruments
Logique CMOS basse tension
Tension d'utilisation : 2 → 5,5
Compatibilité : Entrée LVTTL/TTL, Sortie LVCMOS
74LV Family
Les informations sur le stock sont temporairement indisponibles.
Prix sur demande
Each (In a Pack of 10) (hors TVA)
Standard
10
Prix sur demande
Each (In a Pack of 10) (hors TVA)
Les informations sur le stock sont temporairement indisponibles.
Standard
10
Documents techniques
Spécifications
Brand
Texas InstrumentsFonction logique
AND
Type de fixation
CMS
Nombre d'éléments
4
Nombre d'entrées par porte
2
Entrée de trigger de Schmitt
No
Type de boîtier
SOIC W
Nombre de broche
14
Famille logique
LV
Tension d'alimentation de fonctionnement maximale
5.5 V
Courant de sortie niveau haut maximum
-12mA
Délai de propagation maximum @ capacité de charge maximum
12.3 ns @ 3.3 V, 17.3 ns @ 2.5 V, 7.9 ns @ 5 V
Tension d'alimentation de fonctionnement minimum
2 V
Tension de sortie niveau bas maximum
12mA
Largeur
3.91mm
Température de fonctionnement minimum
-40 °C
Condition de test du délai du propagation
50pF
Hauteur
1.58mm
Dimensions
8.65 x 3.91 x 1.58mm
Température maximum d'utilisation
85 °C
Longueur
8.65mm
Détails du produit
Famille 74LV, Texas Instruments
Logique CMOS basse tension
Tension d'utilisation : 2 → 5,5
Compatibilité : Entrée LVTTL/TTL, Sortie LVCMOS


