Documents techniques
Spécifications
Brand
Texas InstrumentsFamille logique
LV
Fonction logique
Transceiver de bus
Nombre d'éléments par circuit
1
Nombre de canaux par circuit
8
Polarité
Sans inversion
Type de montage
CMS
Type de conditionnement
TSSOP-56
Nombre de broche
20
Niveau d'entrée
LVTTL
Niveau de sortie
LVTTL
Courant de sortie niveau haut maximum
-16mA
Tension de sortie niveau bas maximum
16mA
Délai de propagation maximum @ capacité de charge maximum
15.9 ns @ 2.5 V
Hauteur
1.15mm
Largeur
4.4mm
Température de fonctionnement minimum
-40 °C
Dimensions
6.5 x 4.4 x 1.15mm
Tension d'alimentation de fonctionnement minimum
2 V
Condition de test du délai du propagation
50pF
Longueur
6.5mm
Tension d'alimentation fonctionnement maximum
5.5 V
Température d'utilisation maximum
85 °C
Détails du produit
Famille 74LV, Texas Instruments
Logique CMOS basse tension
Tension d'utilisation : 2 → 5,5
Compatibilité : Entrée LVTTL/TTL, Sortie LVCMOS
74LV Family
Prix sur demande
Each (On a Reel of 2000) (hors TVA)
2000
Prix sur demande
Each (On a Reel of 2000) (hors TVA)
Les informations sur le stock sont temporairement indisponibles.
2000
Les informations sur le stock sont temporairement indisponibles.
Documents techniques
Spécifications
Brand
Texas InstrumentsFamille logique
LV
Fonction logique
Transceiver de bus
Nombre d'éléments par circuit
1
Nombre de canaux par circuit
8
Polarité
Sans inversion
Type de montage
CMS
Type de conditionnement
TSSOP-56
Nombre de broche
20
Niveau d'entrée
LVTTL
Niveau de sortie
LVTTL
Courant de sortie niveau haut maximum
-16mA
Tension de sortie niveau bas maximum
16mA
Délai de propagation maximum @ capacité de charge maximum
15.9 ns @ 2.5 V
Hauteur
1.15mm
Largeur
4.4mm
Température de fonctionnement minimum
-40 °C
Dimensions
6.5 x 4.4 x 1.15mm
Tension d'alimentation de fonctionnement minimum
2 V
Condition de test du délai du propagation
50pF
Longueur
6.5mm
Tension d'alimentation fonctionnement maximum
5.5 V
Température d'utilisation maximum
85 °C
Détails du produit
Famille 74LV, Texas Instruments
Logique CMOS basse tension
Tension d'utilisation : 2 → 5,5
Compatibilité : Entrée LVTTL/TTL, Sortie LVCMOS


