Documents techniques
Spécifications
Brand
Texas InstrumentsFonction logique
Inverter
Nombre d'éléments par circuit
2
Entrée de trigger de Schmitt
No
Délai de propagation maximum @ capacité de charge maximum
4.1 ns @ 3.3 V
Courant de sortie niveau haut maximum
-32mA
Tension de sortie niveau bas maximum
32mA
Type de montage
CMS
Type de conditionnement
SC-70
Nombre de broche
6
Famille logique
LVC
Dimensions
2 x 1.25 x 0.9mm
Hauteur
0.9mm
Tension d'alimentation fonctionnement maximum
5.5 V
Largeur
1.25mm
Température de fonctionnement minimum
-40 °C
Tension d'alimentation de fonctionnement minimum
1.65 V
Température d'utilisation maximum
85 °C
Condition de test du délai du propagation
50pF
Longueur
2mm
Détails du produit
Famille 74LVC2G, Texas Instruments
Logique CMOS basse tension
Boîtier contenant une porte
Tension d'utilisation : 1,65 à 5,5 V
Compatibilité : Entrée LVTTL/TTL, Sortie LVCMOS
74LVC Family
Prix sur demande
Each (On a Reel of 250) (hors TVA)
250
Prix sur demande
Each (On a Reel of 250) (hors TVA)
Les informations sur le stock sont temporairement indisponibles.
250
Les informations sur le stock sont temporairement indisponibles.
Documents techniques
Spécifications
Brand
Texas InstrumentsFonction logique
Inverter
Nombre d'éléments par circuit
2
Entrée de trigger de Schmitt
No
Délai de propagation maximum @ capacité de charge maximum
4.1 ns @ 3.3 V
Courant de sortie niveau haut maximum
-32mA
Tension de sortie niveau bas maximum
32mA
Type de montage
CMS
Type de conditionnement
SC-70
Nombre de broche
6
Famille logique
LVC
Dimensions
2 x 1.25 x 0.9mm
Hauteur
0.9mm
Tension d'alimentation fonctionnement maximum
5.5 V
Largeur
1.25mm
Température de fonctionnement minimum
-40 °C
Tension d'alimentation de fonctionnement minimum
1.65 V
Température d'utilisation maximum
85 °C
Condition de test du délai du propagation
50pF
Longueur
2mm
Détails du produit
Famille 74LVC2G, Texas Instruments
Logique CMOS basse tension
Boîtier contenant une porte
Tension d'utilisation : 1,65 à 5,5 V
Compatibilité : Entrée LVTTL/TTL, Sortie LVCMOS


